System-on-Chip Design Using Open RISC-V Architecture
TESARISC‑V SoC Design Course
หลักสูตรพัฒนากำลังคนสมรรถนะสูงด้านการออกแบบระบบบนชิป (System-on-Chip: SoC) ด้วยสถาปัตยกรรม RISC‑V แบบเปิด ครอบคลุมตั้งแต่ Verilog RTL Design, SoC Integration, Physical Design ไปจนถึง ASIC Verification เพื่อยกระดับบุคลากรด้านอุตสาหกรรมเซมิคอนดักเตอร์ของประเทศไทย
ภาพรวมโครงการ
บพค. - หน่วยบริหารและจัดการทุนด้านการพัฒนากำลังคน และทุนด้านการพัฒนาสถาบันอุดมศึกษา การวิจัยและการสร้างนวัตกรรม
สอวช. - สำนักงานสภานโยบายการอุดมศึกษา วิทยาศาสตร์ วิจัยและนวัตกรรมแห่งชาติ
P21(S4) ยกระดับการผลิตและพัฒนาบุคลากรด้านการวิจัยและพัฒนา กำลังคนด้านวิทยาศาสตร์ รวมถึงนักวิทยาศาสตร์และนวัตกรที่มีทักษะสูง
B13T680141-8
2568
5 เดือน
วันที่ 01/09/2568 ถึง 31/01/2569
โครงสร้างเนื้อหาหลักสูตร
RISC‑V Fundamentals & RTL Design
พื้นฐาน Verilog RTL, Sequential Logic และ Hierarchical Design
SoC Integration & Design Compiler
RISC‑V Assembly, SDK Lab, Simulation และ Logic Synthesis
Advanced SoC Backend
Physical Design, Floorplanning, CTS, Routing และ Sign-off
ASIC Verification
UVM, SystemVerilog Assertions, Functional Coverage และ Verification Flow
วิธีการเรียนในหลักสูตรนี้
ผู้เรียนสามารถศึกษาเนื้อหาเป็นลำดับตาม Unit โดยในแต่ละ Unit จะมีวิดีโอการสอน ไฟล์ Lab เอกสารประกอบ และ Source Code เพื่อให้สามารถเรียนซ้ำ ฝึกปฏิบัติ และนำไปประยุกต์ใช้ต่อในงานออกแบบระบบบนชิปได้จริง