System-on-Chip Design Using Open RISC-V Architecture
TESASystem-on-Chip Design
Using Open RISC-V Architecture
หลักสูตรพัฒนากำลังคนสมรรถนะสูงด้านการออกแบบระบบบนชิป ครอบคลุมตั้งแต่ RISC-V Fundamentals, Verilog RTL Design, SoC Integration, Physical Design ไปจนถึง ASIC Verification โดยจัดเนื้อหาในรูปแบบวิดีโอ เอกสารประกอบ ห้องปฏิบัติการ และไฟล์สำหรับฝึกปฏิบัติ
หลักสูตรนี้เหมาะสำหรับ
- ผู้สนใจด้าน Digital IC และ RTL Design
- นักศึกษา อาจารย์ นักวิจัย และ Trainer
- วิศวกรที่ต้องการเข้าใจ SoC และ ASIC Flow
- ผู้ที่ต้องการต่อยอดสู่ Semiconductor Industry
สิ่งที่ผู้เรียนจะได้เรียนรู้
- พื้นฐาน RISC-V Architecture และ Instruction Set
- การออกแบบวงจรดิจิทัลด้วย Verilog RTL
- การรวมระบบ SoC และการใช้เครื่องมือ EDA
- กระบวนการ Physical Design และ ASIC Verification
โครงสร้างหลักสูตร
เนื้อหาถูกจัดเรียงเป็นเส้นทางการเรียนรู้จากพื้นฐานการออกแบบดิจิทัล ไปจนถึงกระบวนการออกแบบชิประดับอุตสาหกรรม
RISC-V Fundamentals & RTL Design
Verilog RTL, Combinational Logic, Sequential Logic, FSM และ Hierarchical Design
SoC Integration
RISC-V Assembly, SDK Lab, Clock Gating, Bus Architecture และ Logic Synthesis
Advanced SoC Backend
CMOS Layout, Floorplanning, Placement, CTS, Routing, STA และ Sign-off
ASIC Verification
SystemVerilog, UVM, Assertions, Functional Coverage และ Verification Methodology
รูปแบบการเรียน
ผู้เรียนสามารถศึกษาเนื้อหาผ่านวิดีโอบันทึกการอบรม พร้อมเอกสารประกอบและไฟล์ปฏิบัติการที่จัดแยกตาม Unit เพื่อให้สามารถเรียนซ้ำ ทบทวน และนำไปฝึกปฏิบัติได้อย่างเป็นระบบ
เรียนผ่านวิดีโอแยกตาม Unit และหัวข้อย่อย
มีไฟล์ประกอบสำหรับฝึกปฏิบัติและทบทวน
เหมาะสำหรับนำไปถ่ายทอดต่อในภาคการศึกษาและอุตสาหกรรม
เริ่มต้นเรียนรู้เส้นทางการออกแบบชิปด้วย Open RISC-V
จากพื้นฐาน RTL สู่ SoC Integration, Physical Design และ ASIC Verification พร้อมคลังสื่อการเรียนรู้ครบในระบบเดียว